フォールト・トレランスを最終的な目標とし、エラー緩和は実用的な量子計算を実現するために通る道筋

記事をシェアする:

量子エラー緩和（誤差軽減）は、現在の量子ハードウェアをフォールト・トレラントな未来の量子コンピューターへと導く一連の道筋です。この道筋に沿って、ハードウェアを1つずつ改善することで、量子優位性のために必要な大規模な回路を実行できるようになるはずです。

従来の計算の歴史は、トランジスターとチップのテクノロジーの進化の1つであり、その進化に対応するように情報処理の性能も向上していきました。量子コンピューターは近年、スケール、品質、速度が大きく向上しているのに、このような段階的な進化が語られていないように見えます。実際、超多項式の高速化が証明された量子アルゴリズムを実装するためには、まず大規模なフォールト・トレラント量子プロセッサーを構築する必要があるということは広く認められています。そのため、このようなプロセッサーを構築することが、当社の開発の中核となる目標です。

しかし、最近では、「量子エラー緩和」と広義で呼ばれる手法の進化により、この目標により円滑につながる道筋が見えてきました。この道筋に沿えば、古典的なコンピューターで歴史的に見られてきた着実な進歩と同様に、量子ビットのコヒーレンス、ゲートの忠実度、処理速度の進化によって、測定可能な優位性が即座に計算にもたらされます。

もちろん、実用的な量子計算に対する最終的な評価基準は、有用な問題に対して古典的なアプローチよりも優位性を提供することにあります。このような優位性はさまざまな形で現れる可能性があります。最も顕著なものは、量子アルゴリズムの実行時間が、最良の古典的手法よりもはるかに短いという優位性です。これを可能にするためには、アルゴリズムを量子回路で効率的に表現することと、その量子回路を効率的にシミュレートできる古典的なアルゴリズムが存在しないことが必要です。これは、特定の種類の問題についてしか実現できていません。

そのため、量子優位性を手に入れるには、2つの質問に答える必要があります。1つ目は、「古典的なアプローチよりも優れた解を持つ量子回路に対応付けられる問題は何か?」 2つ目は、「量子ハードウェアを用いて、より高速な実行時間で、その量子回路から信頼性の高い結果を得るにはどうすればよいか?」ということです。

1つ目の問題は、当社だけで解決できるものではありません。私たちは、古典的な方法でシミュレートするのが難しいことが知られている量子回路を用いることで解決可能な問題を見つけるために、コミュニティーや業界の専門家と協力することを約束しています。これが、当社がIBM Quantum Networkで、現実的なアプリケーションや価値を引き出すために量子回路の問題領域を模索する世界最大の量子エコシステムを構築した理由です。このネットワークは、Fortune 500企業、学術機関、国内団体、スタートアップ、Qiskitコミュニティーで構成されています。

では、2つ目の問題を実際に解決するための道筋を示すにはどうすればよいでしょうか?

現在の量子ハードウェアはさまざまなノイズ源の影響を受けます。最もよく知られているのは量子ビットのデコヒーレンス、個々のゲートの誤差、測定誤差です。これらの誤差により、実装できる量子回路の深度が制限されます。しかし、浅い回路であっても、ノイズが原因で推定に誤りが生じることがあります。幸いなことに、フォールト・トレランスの導入前であっても、量子エラー緩和により、ノイズのある深度の浅い量子回路から正確な期待値を評価できる一連のツールとメソッドが提供されています。

近年、私たちは、ゼロ・ノイズ外挿（ZNE）²および確率的エラー・キャンセル（PEC）³と呼ばれる2つの汎用的なエラー緩和方法を開発¹して実装しました。ZNEは、ノイズ強度が異なる測定結果を外挿することにより、ノイズのある量子回路の期待値に影響するノイズを取り消します。さらに最近では、理論的および実験的な進歩により、PECが、ノイズのある量子コンピューター上でノイズのない量子回路の推定量を既に実現できることが示されました。

PECでは、無作為にサンプリングしたノイズのある回路のインスタンスを平均化することにより、期待値を計算する対象の回路のノイズを学習し、効果的に反転させます。ただし、ノイズの反転により、期待値の測定のために回路にサンプリングのオーバーヘッドが生じることへの事前の考慮が必要になります。このオーバーヘッドは、量子ビットnと回路深度dから成る数の指数関数になります。γ̄ として表される、この指数関数の底は、実験的に学習されたノイズ・モデルとその反転の特性です。そのため、量子計算の実行時間をJとすると、回路のサンプリング・オーバーヘッドを次のように簡便に表すことができます。

J = γ̄ ^nd β d

ここで、γ̄ の値は量子プロセッサーの強力な品質指標になります。技術的には、γ̄ の値はノイズ・チャネルの反転を表すために用いられる擬確率分布の負値の尺度です。量子ビットのコヒーレンス、ゲートの忠実度、クロストークの改善は、γ̄ 値の低下として反映され、その結果、PECの実行時間が劇的に短縮されます。一方、βは、重要な速度指標である、回路層の演算 1 回あたりの時間の尺度(CLOPSを参照)⁴です。

そのため、上記の式は、ますます複雑化する回路に対応するために量子システムが大規模化する中、量子システムの品質と速度の向上が、量子優位性への道筋を先に進むための駆動力となる理由を示しています。近年、私たちは次の3つの領域のすべてにおいて変化を起こしました。

• 127量子ビットのEagleプロセッサーを発表しました。これらのプロセッサーのスケールは、正確に古典的シミュレーションできる限界をはるかに超えています。
• また、量子システムの速度を定量化する指標（CLOPS）を導入し、分子シミュレーションの実行時には、120倍の速度向上を実証しました。
• 私たちのトランズモン量子ビットのコヒーレンス時間は、1ミリ秒を超えました。これは超伝導量子ビット・テクノロジーにとって驚くべきマイルストーンです。
• それ以降、これらの改善がIBMの最大のプロセッサーにまで拡張され、65量子ビットのHummingbirdプロセッサーではコヒーレンスが2倍から3倍向上し、その結果、より高い忠実度のゲートが実現しました。
• 最新のFalcon r10プロセッサー、IBM Pragueでは、2量子ビット・ゲートの誤差が0.1%以下に低下しました。これもまた超伝導量子テクノロジーでは初の出来事です。これにより、このプロセッサーは、256と512という２つの量子ボリュームを実証できました。

これらの量子プロセッサーの品質向上により、γ̄ は継続的に減少しています。IBMの大規模プロセッサーの最良の10量子ビット列を測定した結果、推定されたγ̄ の例をいくつか紹介します。

量子プロセッサー	向上	γ̄
Hummingbird r2（Brooklyn、65Q）		1.038
Hummingbird r3（Ithaca、65Q）	r2と比較してコヒーレンスが2倍から3倍向上	1.024
Falcon r10（Prague、32Q）	クロストークが削減された最先端の2量子ビット・ゲート	1.012
表1：最近の3つのIBM量子プロセッサーのγ̄ の比較

これらのγ̄ の向上はそれほど大きくは見えないかもしれませんが、指数関数の効果を過小評価しないことが重要です。これらのγ̄ の向上が実行時に与える影響は膨大です。例えば、深度100の100量子ビット回路の場合、Hummingbird r2からFalcon r10への品質向上により、実行時のオーバーヘッドは、110桁も劇的に削減されます。

2量子ビット・ゲートの誤差の低下がどのように量子実行時間の劇的な向上につながるかを示す具体的な例も見ていきましょう。イジング・スピン・チェーンの時間発展を表す、深度の異なる100量子ビットのTrotter型の回路の例を考えてみましょう。これは、正確な古典的シミュレーション可能な範囲をはるかに超える大きさです。 以下の図では、PEC回路のオーバーヘッドを、2量子ビット・ゲートの誤差の関数として推定しています。

前述のように、IBMのプロセッサーの2量子ビット・ゲートの誤差は、最近1e-3より低下しました。 これは、ゲートの誤差をさらに2-3e-4まで減らすことができれば、1日未満の実行時間で、100量子ビット、回路深度400のノイズのないオブザーバブルが得られることを意味しています。また、同時に量子システムの速度を向上させることにより、この実行時間はさらに削減されます。

 

従って、IBMが提示している実用的な量子計算への道筋は、指数関数のゲームと考えることができます。PECの指数関数的コストにもかかわらず、そのフレームワーク、およびエラー緩和の期待値の精度に関する数学的保証によって、ノイズのある量子プロセッサーが古典的計算機よりも計算上の利点を得られるケースを定量化するための具体的な道筋と指標（γ̄ ）を設定することができます。フォールト・トレラントな量子計算の誕生前であっても、指標γ̄ とβにより、正確な期待値を計算するのに、量子回路の実行時間が古典的な手法よりも短いケースの数値的基準を設定することができます。

これをよく理解するために、具体的な回路として、クリフォードのエンタングル・ゲートと任意の1量子ビット・ゲートの層から成る、ハードウェア効率の高い回路を例として考えてみましょう。このような回路は、化学から機械学習に至るさまざまな用途に非常に適しています。以下の表では、PECの実行時間のスケーリングと最良の古典的回路シミュレーション手法の実行時間スケーリングを比較し、最良の古典的手法と競合するのに必要な、エラー緩和の量子計算に必要なγ̄ 値を推定しています。

アルゴリズム	実行時間（秒）（n = d）	競合境界
完全状態ベクトル（Orion）	(5*10-13)*n2 x 2n	γ̄ < 1.01 @ 56 量子ビット
最先端の古典的手法5	(1*10-5)*(1.262)n	γ̄ < 1.003 @ 100 量子ビット
表2：PECによる量子プロセッサーのエラー緩和が、対応する古典的アルゴリズムを上回ると予想される競合境界

量子ビットのコヒーレンス時間またはゲート忠実度の向上により、γ̄ 指標が低下します。回路の実行が速くなるほど、βは小さくなります。このような進化は、ノイズのあるハードウェアで、より多くの回路を実行しても、優れた期待値を生成できることにつながります。

 

エラー緩和とエラー訂正の組み合わせに関して継続的に実施されている研究は、エンコードされた量子ビットの汎用ゲートのエラー緩和（Error Mitigation for Universal Gates on Encoded Qubits）⁶の例で考察されているように、量子回路の実効値γ̄ を引き下げるものとして解釈できます。これらの進歩により、完全にフォールト・トレラントな量子計算が誕生するまでγ̄ が改善されていきます。その時点で、指数関数のスケーリングは、しきい値定理によって保証される多項式関数のオーバーヘッドに変わります。

これらのアイデアは単なる理論ではありません。私たちは既に、大きなプロセッサーでエラー緩和の有効性の実証を始めています。最近の研究³に基づき、2層のCNOTゲート（恒等演算に相当）を持つ50量子ビットの回路について検討し、増加していく重みのZスタビライザーを測定しています。ノイズがない場合の期待値は+1ですが、デコヒーレンス、ゲートの誤差、および測定誤差により、特に、重みが増加した場合のオブザーバブルの正確度に大きなバイアスが発生します。私たちは、エラー緩和により、それらのオブザーバブルの正確度が著しく向上することを示すことができました。特に強調したい点は、エラー緩和の前と後における、最も重みの大きいオブザーバブルの対比です。これは、実行時間と引き換えに、ノイズのない情報を引き出せることを示す、強力な例になります。

 

2つ目の例では、恒等演算相当回路を超えて、36量子ビットで高度にエンタングルしたグラフ状態を作成しました。この場合も、特に重みが大きい場合に、エラー緩和後のスタビライザーの正確度が著しく回復することを実証しました。

 

これらの例はエラー緩和の力を示しています。そして、正確に古典的シミュレーションできる限界まで量子ビット数が増加してもなお、エラー緩和が機能することを示しています。

ノイズのない推定量を生成するPECの機能により、正確な古典的シミュレーションとの実行時間の明確な比較が可能になります。これを、特定の設定で近似値を生成できるヒューリスティックな古典的量子シミュレーション手法と比較する必要があります。ある種の極限で正確な期待値を生成する、そうしたヒューリスティック手法はいくつも知られています。例えば、大きなボンド次元の極限で正確度を達成するテンソルネットワーク手法がこれに当てはまります。

このような近似方法は、バイアスのある推定量を提供するZNEなどのエラー緩和手法と比較するのが適切です。ZNEは、低いノイズ率の場合に期待値に対して価値のある近似値を提供でき、外挿の次数を増やすことで徐々に改善することができます。この推定量により、完全なPEC実装と比較して実行時間が大幅に削減されます。

ZNE手法は、最初は小さな分子の基底状態エネルギーの研究で実証⁷されました。最近では、私たちはこの手法を拡張⁸ して、より大きなシステム・サイズ（最大26量子ビット）に適用し、エラー緩和後の特定のオブザーバブルの時間の進化が、テンソルネットワーク・ベースの古典的な近似手法（Projected Entangled Pair States（PEPS）など）に関して競合していることを確認しました。

このようなヒューリスティック手法をZNEのようなエラー緩和手法と比較するために、1つのリソースのコストと、ハードウェア実装に関連するリソースのコストを比較することができます。例えば、より高いボンド次元の計算時間を、プロセッサーのノイズ率と比較することができます。これにより、ここで説明した実行時間のコストでPECを採用するか、さらに実行時間が短いがバイアスのあるZNE由来の推定量を選択することで、証明できる正確な期待値を通して、計算上の優位性を手に入れることができます。

IBM Quantumでは、この道筋を念頭に置いてハードウェアとソフトウェアの開発を継続する予定です。システムのスケール、品質、速度を向上させていくにつれ、γ̄ やβが減少し、その結果、対象回路の量子実行時間が改善されることを期待しています。

同時に、当社のパートナーや、広がり続けている量子コミュニティーとともに、量子回路に対応付けられる問題を継続的にリストに追加し、量子優位性を示せる問題かどうかを判断するために、量子回路の手法を従来の古典的手法と比較する優れた方法を開発していきます。私たちは、これまでに説明してきた一連の道筋によって、実用的な量子計算が実現することを心から期待しています。

1. Temme, K., Bravyi, S., Gambetta, J. Error Mitigation for Short-Depth Quantum Circuits. Phys. Rev. Lett. 119, 180509 — Published 3 November 2017↩
2. Kandala, A., Temme, K., Córcoles, A.D. et al. Error mitigation extends the computational reach of a noisy quantum processor. Nature 567, 491–495 (2019).↩
3. van den Berg, E., Minev, Z., Kandala, A., et al. Probabilistic error cancellation with sparse Pauli-Lindblad models on noisy quantum processors. arXiv. [Submitted on 24 Jan 2022 (v1), last revised 23 Jun 2022 (this version, v2)]↩
4. Wack, W., Paik, H., Javadi-Abhari, A., Jurcevic, P., Faro, I., Gambetta, J., Johnson, B. Quality, Speed, and Scale: three key attributes to measure the performance of near-term quantum computers. arXiv. [Submitted on 27 Oct 2021 (v1), last revised 28 Oct 2021 (this version, v2)]↩
5. Bravyi, S., Gosset, D., Liu, Y. How to Simulate Quantum Measurement without Computing Marginals. Phys. Rev. Lett. 128, 220503 – Published 1 June 2022↩
6. Piveteau, C., Sutter, D. Bravyi, S., et al. Error Mitigation for Universal Gates on Encoded Qubits. Phys. Rev. Lett. 127, 200505 — Published 12 November 2021↩
7. Kandala, A., Temme, K., Córcoles, A.D. et al. Error mitigation extends the computational reach of a noisy quantum processor. Nature 567, 491–495 (2019).↩
8. Kim, Y., Wood, C., Yoder, T., et al. Scalable error mitigation for noisy quantum circuits produces competitive expectation values. arXiv. [Submitted on 20 Aug 2021]↩

---

本記事は「With fault tolerance the ultimate goal, error mitigation is the path that gets quantum computing to usefulness」を抄訳し、日本向けに加筆したものです。

---